文 | 林晴晴世博体育
裁剪 | 袁斯来
36 氪获悉，近日，晶圆级扇出型先进封装及 Chiplet integration 决策供应商「晶通科技」二期形势获数亿元融资。本轮融资由力合成本、达安基金、安吉两山国控和辰隆集团聚拢投资，资金将主要用于坐褥基地二期封装产线扩建、研发及市集参加。独木成本不竭担任独家财务照管人。
「晶通科技」是一家专注于晶圆级扇出型先进封装时间的 Chiplet 决策提供商，通过自主研发的" FOSIP 高密度晶圆级扇出型"与 " Chiplet Integration 小芯片系统集成"两大决策，以" MST Fobic "时间完了亚微米线宽的高密度互连及多芯片三维堆叠，主要工作于高性能谋划、出动末端和自动驾驶等边界的芯片封装，助力国内东谈主工智能产业的崛起。
现时环球半导体先进封装市集保持快速增长，Yole 数据骄傲，2023 年扇出型封装市集范围为 27.38 亿好意思元，瞻望到 2028 年将以 12.5% 的年复合增长率增至 38 亿好意思元，其中超高密度扇出封装细分边界增速最快（年复合增长率 30%）；而环球 Chiplet 市集范围将由 2023 年的 31 亿好意思元增长至 2033 年的 1070 亿好意思元，CAGR 约 42.5%。市集驱能源来自 5G 通讯、AI 芯片和自动驾驶对高算力芯片的需求，传统封装时间难以称心 14 纳米及以下制程芯片的高密度集成条目。
「晶通科技」总司理蒋振雷指出，" 现时超高密度扇出封装和小芯片集成封装 90% 以上的市集份额被台积电、三星等国际大厂把控。大陆在全体工艺及坐褥才调上皆还落伍一段距离。
基于此，「晶通科技」通过自主研发的" FOSIP 晶圆级扇出型"与" Chiplet Integration 小芯片系统集成"双时间旅途布局市集。其中，FOSIP 晶圆级扇出型先进封装北制程时间对标国际头部 FO 大厂决策，可完了三维堆叠，里面互联密度可达 2-5 微米线宽。而晶通镶嵌式硅桥的小芯片集成时间里面互联密度可达 0.5 微米以下。晶通咫尺已跟手机、医疗、图像处理、角落谋划等多个边界的客户进行了决策对接和工程考证。
蒋振雷先容，" 晶通的‘ bridge die+FO ’时间 , 即 'MST Fobic' 时间通过将硅桥取代互联中介层，并将高密度 RDL 重布线层替代 ABF 基板层，封装厚度大幅减小，该决策比 CoWoS 决策成本裁减至少 30%。更遑急的是，晶通封装决策既能称心手机电脑或平板以及多样 AI 末端的 SoC、处理器、算力芯片、端侧 AI 伺服器的薄型化需求，又称心了 AI 芯片里面的高密度互联、高带宽、高通讯速度的需求，这是国内咫尺独到的时间才调。咫尺晶通正在作念量产前的临了准备。"
36 氪了解到， 「晶通科技」的扬州坐褥基地现时月产能为 bumping/wlcsp/ewlb 的 1 万片摆布，或 Fosip/Fobic2000-3000 片高阶产能，客户掩盖手机、GPU 及 AI 芯片等边界诸多着名客户。
时间层面，公司已构建从联想仿真、中介层加工到封装测试的全历程才调，掌合手包括" Chiplet Integration 小芯片系统集成"工艺在内的 90 余项专利。
现阶段，「晶通科技」正鼓吹封装建造和材料的国产化考证，成见联想通过二期产能扩建将月产能冉冉培育至咫尺的 8-10 倍，同期完了 MST Fobic 时间的大范围量产。
蒋振雷以为，" 将来三年将是 Chiplet 时间爆发期，特别是大模子推理芯片和自动驾驶域限度器，对晶圆级封装的需求增速会跨越 40%。跟着 3nm 以下制程靠近物理极限，先进封装在半导体产业链的价值占比将从咫尺的 15% 培育到 25% 以上，这个窗口期最多唯有五年。"
「晶通科技」团队中枢成员来自诓骗材料、苹果、Intel 和日蟾光等集成电路边界环球头部的制造及封装公司，时间照管人严晓浪为浙江大学微电子学科带头东谈主，研发副总王新曾在海外大厂有十多年高端 fan out 和 Chiplet 封装研发形势教化，总司理蒋振雷领有 16 年封装行业创业教化，坐褥团队主要来自华天科技、通富微电等国内封装大厂。
投资方不雅点：
达安基金合股东谈主戴韵秋默示：扇出型封装是异构集成的中枢驱能源，将重塑半导体产业链价值分派。跟着台积电的 InFO（集成扇出型封装）时间被苹果、英伟达等巨头剿袭，其成本开支向先进封装歪斜，封装要领在半导体价值链中的占比培育。扇出型封装传统上聚焦高端市集（如智妙手机 APU、工作器 GPU），但其降维打击后劲正在流露。晶通科技在 AI 算力爆发周期中占据关键卡位，其硅桥决策有望切入国产"英伟达"" AMD "供应链。晶通科技凭借自主可控的专利时间成为国产替代关键力量，其聚焦高端扇出型封装细分市集，通过" Chiplet+ 扇出"集成决策造成各异化上风。咱们服气，在中好意思竞争配景下，晶通科技凭借当时间突破，置身扇出型封装边界环球第一梯队为期不远。
力合成本合股东谈主唐越默示：跟着半导体制程发展濒临瓶颈，以及好意思国对我国 14nm 以上制程的摒弃，先进封装时间和 Chiplet 架组成为行业发展的势必趋势。其中，Fan-out 时间看成先进封装边界主流时间之一，也为 Chiplet 集成决策提供了遑急的平台基础。在 Chiplet 封装边界世博体育，台积电的 CoWoS 和 InFO 时间占据主导地位，CoWoS 主要为英伟达、谷歌、AMD 和亚马逊等客户工作，而我国企业为了通过 chiplet 贬责制程问题，对成本更为明锐，这正是晶通的先进封装时间有上风的边界。晶通科技在国内领先掌合手了高密度晶圆级扇出（Fan-out）封装及小芯片集成时间，并以此为基础，提供从晶圆级扇出型封装、Fan-out PoP 堆叠封装到多芯片羼杂封装，再到 Chiplet Integration 小芯片集成的全链条代工工作。这些时间无为诓骗于手机、GPU、AI 芯片等诸多边界，展现了企业强劲的发展后劲和雄伟的市集出路。